HarbinInstituteofTechnologyHarbinInstituteofTechnology可编程逻辑器件设计及应用实验报告第1页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第1页共36页实验一：电路图方法设计：异步16分频一、实验内容1、熟悉ISEM的安装及使用2、熟悉电路图方式的输入方法；3、熟悉ISE环境下的波形仿真4、学习SIE安装过程5、建立一个新的工程(cpld9500系列)6、输入电路图异步16分频,如图1-1所示：图1-1二实验结果1、异步16分频电路图如图1-2所示：第2页共36页第1页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第2页共36页图1-22、建立测试波形方法仿真激励图形，如图1-3所示：图1-33、引脚约束条件如下：NET"CLK"LOC="P6";NET"CLR"LOC="P7";NET"O1"LOC="P42";NET"O2"LOC="P37";NET"O3"LOC="P40";NET"O4"LOC="P39";4、最终仿真结果如图1-4,1-5所示：第3页共36页第2页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第3页共36页图1-4图1-5三实验结果讨论分析通过本次试验，初步掌握了ISE的使用方法，通过ISE自带库文件完成电路的搭建，实现了对输入时钟的2分频，4分频，8分频和16分频，通过最终的试验验证得到了正确的试验结果。指导教师签字：第4页共36页第3页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第4页共36页实验二电路图方法分层设计：全加器一、实验内容1、建立一个新的工程(cpld9500系列)2、建立一个独立的电路图（All_ADD）3、输入电路图：一位全加器图2-1一位全加器4、建立测试波形方法仿真激励图形图2-2波形仿真激励5、功能仿真记录结果，分析正确性。6、生成电路模块第5页共36页第4页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第5页共36页图2-3模块建立7、利用电路模块设计8位全加器，（新电路图或者顶层电路图）图2-48位全加器(顶层电路图)8、建立测试波形方法仿真激励图形图2-58位全加器波形仿真激励9、学习总线数据预置方式：通过使用相同名字来对总线进行连接设置，和总线数据格式。第6页共36页第5页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第6页共36页二实验结果一位全加器功能仿真结果：图2-6功能仿真结果8位全加器功能仿真结果一（无进位）：图2-7功能仿真结果8位全加器功能仿真结果二（有进位）：图2-8功能仿真结果第7页共36页第6页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第7页共36页三实验结果讨论分析本次试验充分体现了模块化设计思想，首先我们运用库文件实现了一位全加器，也即实验中的ALL_ADD模块，在实现此模块后进行仿真分析，确定无误后，运用8个一位全加器实现实现8位全加器，考虑进位。在实验中进一步熟悉了软件的使用流程和具体的实际操作如操作总线结构等基本操作，可谓知行合一。指导教师签字：第8页共36页第7页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第8页共36页实验三Verilog语言方法设计：8位全加器一、实验内容1、建立一个新的工程(cpld9500系列)2、建立一个Verilog模块（All_ADD8）图3-1建立一个新的verilog模块3、输入全加器第9页共36页第8页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第9页共36页图3-2输入全加器4、建立测试波形方法仿真激励图形测试波形一：图3-3测试波形测试波形二：第10页共36页第9页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第10页共36页图3-4测试波形5、功能仿真记录结果，分析正确性。6、建立Verilog测试模块源代码如下：7、功能仿真记录结果，分析正确性。进位结果。理解掌握语言描述。8、8位可预置计数器（试验扩展）9、建立一个Verilog模块（Counter8）源代码如下：第11页共36页第10页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第11页共36页`timescale1ns/1psmoduleextentest_v;reg[7:0]D;regCLK;regCLR;regPR;wire[7:0]Q;extendexuut(.D(D),.CLK(CLK),.CLR(CLR),.PR(PR),.Q(Q));parameterPERIOD=200;alwaysbeginCLK=...
VIP
