微处理器的低功耗芯片设计技术[日期：2008-1-7]来源：单片机及嵌入式系统应用作者：同济大学周俊林正浩[字体：大中小]摘要随着半导体工艺的飞速发展和芯片工作频率的提高，功耗已经成为深亚微米集成电路设计中的一个重要考虑因素。本文介绍了低功耗微处理器的研究现状，讨论了几种常用的微处理器低功耗设计技术。最后，对夸后低功耗微处理器设计的研究方向进行了展望。关键词微处理器功耗低功耗芯片设计随着半导体工艺的飞速发展和芯片工作频率的提高，芯片的功耗迅速增加，而功耗增加又将导致芯片发热量的增大和可靠性的下降。因此，功耗已经成为深亚微米集成电路设计中的一个重要考虑因素。为了使产品更具竞争力，工业界对芯片设计的要求已从单纯追求高性能、小面积转为对性能、面积、功耗的综合要求。而微处理器作为数字系统的核心部件，其低功耗设计对降低整个系统的功耗具有重要的意义。2000年年初，Transmeta公司推出了Crusoe处理器，以其独特的低功耗设计技术和非凡的超低功耗表现，在业界引起巨大轰动，引发了低功耗处理器设计的激烈竞争。在2006年的英特尔开发者论坛大会(IntelDeveloperForum)上，英特尔展示了多款基于下一代技术的微处理器。其中，Metom主要用于笔记本电脑，最大功耗仅有5W，而将于2006年底上市的超低电压版Merom的功耗则只有0．5W；Conroe主要面向台式机，其最大功耗为65W，远远低于现有Pentium4处理器的95W；服务器处理器Woodcrest的最大功耗为80W，而现有的Xeon处理器的功耗为110W。本文首先介绍了微处理器的功耗来源，重点介绍了常用的低功耗设计技术，并对今后低功耗微处理器设计的研究方向进行了展望。1微处理器的功耗来源研究微处理器的低功耗设计技术，首先必须了解它的功耗来源。高层次仿真得出的结论如图1所示。从图1中可以看出，时钟单元(Clock)功耗最高，因为时钟单元有时钟发生器、时钟驱动、时钟树和钟控单元的时钟负载；数据通路(Datapath)是仅次于时钟单元的部分，其功耗主要来自运算单元、总线和寄存器堆。除了上述两部分，还有存储单元(Memory)，控制部分和输入／输出(Control，I／O)。存储单元的功耗与容量相关。如图2所示，CMOS电路功耗主要由3部分组成：电路电容充放电引起的动态功耗，结反偏时漏电流引起的功耗和短路电流引起的功耗。其中，动态功耗是最主要的，占了总功耗的90％以上，表达式如下：式中：f为时钟频率，C1为节点电容，α为节点的翻转概率，Vdd为工作电压。2常用的低功耗设计技术低功耗设计足一个复杂的综合性课题。就流程而言，包括功耗建模、评估以及优化等；就设计抽象层次而言，包括自系统级至版图级的所有抽象层次。同时，功耗优化与系统速度和面积等指标的优化密切相关，需要折中考虑。下面讨论常用的低功耗设计技术。2．1动态电压调节由式(1)可知，动态功耗与工作电压的平方成正比，功耗将随着工作电压的降低以二次方的速度降低，因此降低工作电压是降低功耗的有力措施。但是，仅仅降低工作电压会导致传播延迟加大，执行时间变长。然而，系统负载是随时间变化的，因此并不需要微处理器所有时刻都保持高性能。动态电压调节DVS(DynarnicVoltageScaling)技术降低功耗的主要思路是根据芯片工作状态改变功耗管理模式，从而在保证性能的基础上降低功耗。在不同模式下，工作电压可以进行调整。为了精确地控制DVS，需要采用电压调度模块来实时改变工作电压，电压调度模块通过分析当前和过去状态下系统工作情况的不同来预测电路的工作负荷。2．2门控时钟和可变频率时钟如图1所示，在微处理器中，很大一部分功耗来自时钟。时钟是惟一在所有时间都充放电的信号，而且很多情况下引起不必要的门的翻转，因此降低时钟的开关活动性将对降低整个系统的功耗产牛很大的影响。门控时钟包括门控逻辑模块时钟和门控寄存器时钟。门控逻辑模块时钟对时钟网络进行划分，如果在当前的时钟周期内，系统没有用到某些逻辑模块，则暂时切断这些模块的时钟信号，从而明显地降低开关功耗。图3为采用“与”门实现的时钟控制电路。门控寄存器时钟的原理是当寄存器保持数据时，关闭寄存器时钟，以降低功耗。然而，门控时钟易引起毛刺，必须对信...
