郑州大学现代远程教育《数字电路》课程考核要求说明：本课程考核形式为提交作业，完成后请保存为WORD格式的文档，登陆学习平台提交，并检查和确认提交成功（能够下载，并且内容无误即为提交成功）。一．作业要求1）本作业共10题，前6题必做，后4题任选2题。2）1.2.3.4.理解逻辑代数的公式、定理、逻辑函数的的公式、图形化简法。公式、定理、规则的正确应用，逻辑函数化简的准确性。5.6.理解组合逻辑电路的分析与设计，常用中规模集成电路的功能与应用。7.8.9.10.理解时序电路的分析和设计方法。常用中规模集成计数器的功能、应用。(完成作业可用工具：公式法和手工绘图保存为图片，插入WORD文档)3）请独立自主按照要求完成作业内容。二．作业内容用卡诺图化简下列函数1.F（A,B,C,D）=å（2,3,6,7,8,10,12,14）2.解：ABCD0001111000110111111110112.2.解：解：CDAB0001111000×00×011××111011010×001解：ABCD00011110001×01×1ABC000111100111111111×10115.试用一片输出低电平有效的3线—8线译码器74LS138设计一个判定电路。只有在主裁判同意的前提下，三名副裁判中多数同意，比赛成绩才被承认，否则比赛成绩不予承认。解：(1)逻辑抽象主裁判用A表示,副裁判用B、C、D表示，同意用1表示，不同意用0表示;比赛成绩用Y表示，赛成绩被承认用1表示，比赛成绩不予承认用0表示,(2)列真值表列出真值表如表所示。ABCDY00000000100010000110010000101001100011101000010010101001011111000110111110111111(3)由真值表写出逻辑表达式(4)画出逻辑图6.试用输出低电平有效的3线—8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间的关系如下：（1）2≤X≤5时，F=X+2（2）X＜2时，F=1（3）X＞5时，F=0解：根据题意列出真值表，如下表。由真值表写出逻辑表达式：F2=m2+m3+m4+m5F1=m4+m5F0=m0+m1+m3+m5根据逻辑表达式画出逻辑图如下图。7.74LS161四位同步二进制加法计数器的真值表如下：试设计一个六进制计数器。真值表：解：8.用74LS90（二—五—十进制计数器）组成六进制计数器。解：9.试用D触发器和逻辑门设计一个五进制加法计算器。10.试用JK触发器和逻辑门设计一个五进制加法计算器。进制计数器，需要3个JK触发器。计数器从Q2Q1Q0=000开始，加法计数。采用异步清零法，当Q2Q1Q0=101时，立刻清零，从新计数。与非门输出一个低电平脉冲，表示一次计数完成。
