EDA 技术实验报告册班 级：姓 名：学 号：指导老师：开课时间: 2024 至 2024 学年第 1 学期实验名称交通灯信号控制设计实验时间2013 年 12 月 05 日姓 名实验成绩一、实验目的1.掌握 VHDL 语言的基本结构。2.掌握 VHDL 层次化的设计方法。3.掌握 VHDL 基本逻辑电路的综合设计应用。二、实验设备计算机软件：Quartus IIEDA 实验箱。主芯片：EPM7128SLC84-15 或 EP1K100QC208-3。下载电缆，导线等。三、实验容设计并调试好一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器，具体要求如下：1.主、支干道各设一个绿、黄、红指示灯，两个显示数码管。2.主干道处于常允许通行状态，而支干道有车来时才允许通行。当主干道允许通行亮绿灯时，支干道亮红灯。而支干道允许通行亮绿灯时，主干道亮红灯。3.当主、支干道均有车时，两者交替允许通行，主干道每次放行 45S，支干道每次放行 25S，在每次由亮绿灯变成亮红灯的转换过程中，要亮 5S 的黄灯作为过渡，并进行减计时显示。要求编写交通灯控制器电路逻辑图中的各个模块的 VHDL 语言程序，并完成交通灯控制器的顶层设计，然后利用开发工具软件对其进行编译和仿真，最后要通过实验开发系统对其进行硬件验证。（一）编写交通灯控制器 JTDKZ 模块的 VHDL 程序，并对其进行编译和仿真，初步验证设计的正确性。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY JTDKZ ISPORT(CLK, SM, SB: IN STD_LOGIC;MR, MY, MG, BR, BY, BG: OUT STD_LOGIC);END ENTITY JTDKZ;ARCHITECTURE ART OF JTDKZ ISTYPE STATE_TYPE IS(A, B, C, D);SIGNALSTATE: STATE_TYPE;signalt:integer range 0 to 45;BEGIN PROCESS(CLK) ISBEGINIF(CLK'EVENT AND CLK='1')THENCASESTATE IS WHEN A=> IF(SB AND SM)='1' THENIF CNT=44 THEN CNT<=0; STATE<=B;ELSE CNT<=CNT+1;STATE<=A; END IF; ELSIF(SB AND (NOT SM))='1' THENSTATE<=B; CNT<=0; ELSE STATE<=A; CNT<=0; END IF; WHEN B=> IF CNT=4 THEN CNT<=0;STATE<=C; ELSE CNT<=CNT+1;STATE<=B; END IF; WHEN C=> IF(SM AND SB)='1' THEN IF CNT=24 THEN CNT<=0; STATE<=D; ELSE CNT<=CNT+1;STATE<=C; END IF; ELSIF SB='0' THEN STATE<=D; CNT<=0; ELSE STATE<=C; CNT<=0; END IF;WHEN D=> IF CNT=4 THEN CNT<=0; ST...
