汉王笔试下面是某些基本的数字电路知识问题，请简要回答之。a) 什么是 Setup 和 Holdup 时间？ Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间规定。建立时间是指触发器的时钟信号上升沿到来此前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T 时间抵达芯片，这个 T 就是建立时间-Setup time.如不满足 setup time,这个数据就不能被这一时钟打入触发器，只有在下一种时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来后来，数据稳定不变的时间。假如 hold time 不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边缘前，数据信号需要保持不变的时间。保持时间是指时钟跳变边缘后数据信号需要保持不变的时间。假如数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。b) 什么是竞争与冒险现象？怎样判断？怎样消除？ 在组合逻辑中，由于门的输入信号通路中通过了不一样的延时，导致抵达该门的时间不一致叫竞争。 产生毛刺叫冒险。假如布尔式中有相反的信号则也许产生竞争和冒险现象。 处理措施：一是添加布尔式的消去项，二是在芯片外部加电容。c) 请画出用 D 触发器实现 2 倍分频的逻辑电路？d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么详细规定？ 将两个门电路的输出端并联以实现与逻辑的功能成为线与。 在硬件上，要用 OC 门来实现，同步在输出端口加一种上拉电阻。 由于不用 OC 门也许使灌电流过大，而烧坏逻辑门。e) 什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。f) 请画出微机接口电路中，经典的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。g) 你懂得那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？ CMOS 输出接到 TTL 是可以直接互连。TTL 接到 CMOS 需要在输出端口加一上拉电阻接到5V 或者 12V。 单端逻辑信号，TTL、CMOS、LVTTL、LVCMOS、PCI；单端差分逻辑信号（伪差分信号），单端 SSTL、单端 HSTL；差分逻辑信号三大类，LVDS、SSTL、ECL、PECL。2、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所懂得的可编程逻辑器件有哪些？ FPGA 和 CPLDb) 试用 VHDL 或 VERILOG、ABLE...
