组合逻辑电路的设计与仿真学习目标1.进一步掌握使用 PROTEUS 进行数字电路的设计与仿真的方法2.掌握组合逻辑电路的功能测试方法3. 进一步理解半加器和全加器的逻辑功能工作任务按照逻辑功能的不同，数字电路可以分为组合逻辑电路和时序逻辑电路两大类，编码器、译码器、加法器、比较器等都是常见的组合逻辑电路。本任务通过 PROTEUS 设计和仿真平台，完成与门、异或门、与或非门组成的组合电路,异或门和与非门组成的半加器、与非门组成的全加器，异或、与或非门组成的全加器等电路的测试。一、知识回顾和准备1. 组合逻辑电路的特点组合逻辑电路的主要特点是：在任一时刻电路的输出状态仅仅取决于该时刻电路的输入状态，而与电路原来所处的状态无关。从电路的形式上看，没有从输出端引回到输入端的反馈线，信号的流向仅只有从输入端到输出端一个方向。2. 半加器和全加器半加器和全加器是算术运算电路中的基本单元，他们是完成二进制数相加的一种组合逻辑电路。只考虑两个加数本身，没有考虑由低位来的进位，称为半加器。全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。若有多位数相加，则可采用并行相加串行进位的方式来完成。二、组合逻辑电路功能测试1.从 PROTEUS 库中选取元器件，组成如图所示密码锁电路。元器件明细表兀器件名称所属类所属子类标识值74LS04TTL74LSseriesGates&InvertersU1:A74LS0074LS20TTL74LSseriesGates&InvertersU1:B74LS0074LS08TTL74LSseriesGates&InvertersU1:C74LS00LED-GREENOptoelectronicsLED-GREENLED-REDOptoelectronicsLED-REDSWITCHSwitches&RelaysSWITCHLOGICSTATEDebuggingToolsLOGICSTATE12345671A1Y2A2Y3A3YGND74LS04 六反相器VCC2D2CNC2B2A3YVcc4B4A4Y3B3A3Y冋回冋冋而 1BIrnLd⑵⑶⑷⑸ 廻 Ld1AIB1Y2A2B2YGND74LS082 输入与门r4131211109874LS20 双 4 输入与非门2•改变 ABC 的值，改变 ABC 的值，运行并观察结果，将运行结果填入表中。D2LED-GREEND1LED-RED1A1B1Y2A2B2YGND真值表ABCF0F1000001010011100101110111密码设定?4.设计三变量表决器，其中 A 具有否决权。v4B4A4Y3B3A3Y冋 13121198)5Tt&h74LS00 四 2 输入与非门改变 ABC 的值，运行并观察结果，将运行结果填入表中。rR2R3FD1LED-真值表三、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能1•从 PROTEUS 库中选取元器件，用异或门组成如图所示电路。A、B 接电平开关...
