数字钟实训心得体会数字电路课程设计装订线题目学院电子信息工程学院专业学号姓名教师20XX年6月9日利用cpld设计可调时数字钟：摘要本数字钟采用动态显示数字的方法，输入512hz的时钟信号，驱动显示位选信号产生，位选信号以85hz从0到6不断地扫描数码管。输入2hz信号通过2分频变成秒信号，秒信号驱动时钟计数模块计数，完成时钟计数的功能，在位选信号扫描到相应的数码管时，计数器将计数的结果显示在数码管上，由于视觉残留的关系，人眼会感觉到数字一直在显示，从而实现计时功能。在手动调节时钟时，有三个按键，一个实现清零，一个作为分调整按键，最后一个作为时调整按键。调整时间键在对应时或者分数码管后通过按压按键产生脉冲使数码管实现加一的运算，从而改变时间，将1hz闪烁的小数点接在秒信号上即可。关键词：cpld计数器分频器三选择器七段译码器装订线目录一总体设计方案......................................11.1设计要求.............................................11.2设计原理...............................................11.2.1电源电路..............................................11.2.2第1页共9页振荡电路与分频电路..................................11.2.3显示电路.............................................21.2.4jtag下载接口..........................................21.2.5cpld电路原理图........................................3二各模块说明......................................42.1设计思路及步骤.........................................42.2总体框图...............................................42.3各模块说明............................................42.3.17段译码器..........................................42.3.2消抖模块............................................52.3.3与门模块............................................52.3.4数据选择器模块......................................62.3.5d触发器模块........................................62.3.6非门模块............................................72.3.7或门模块............................................72.3.8十进制计数模块......................................72.3.9位选模块............................................82.3.10秒计数模块.........................................82.3.11六进制模块.........................................102.3.12分计数模块.........................................112.3.13分频器模第2页共9页块.........................................122.3.14顶层总模块.........................................132.4数字钟电路总图.........................................12三课程总结.......................................163.1遇到的问题及其解决办法.................................163.2收获与体会............................................16参考文献...................................................16一总体设计方案1.1设计要求1、以数字形式显示时、分、秒的时间；2、要求手动校时、校分；3、时与分显示之间的小数点常亮；4、分与秒显示之间的小数点以1hz频率闪烁；5、各单元模块设计即可采用原理图方式也可以用verilog程序进行设计。1.2设计原理1.2.1电源电路如图1.1示为实验所需的电源电路。图1-1电源电路图1.2.2振荡电路与分频电路晶体振荡器给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证数字钟的走时准确及稳定.分频电路采用t触发器对其分频，每经过一个t触发器对其二分频，所以各点的分频倍数分别为：qd：24qe：25qf：26qg：27qh：28qi：292qj：210ql：212qm：213qn：214；此处采用的是32768hz的晶振，故分频之后qf：512hz、qi：64hz、qn：2hz。1/20篇二：数字钟实训报告实验项目数字钟设计与制作一、设计指标1.显示时、分、秒。2.可以24小时制或12小时制。3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时...
